[과학]반도체와 전기 회로판 사이를 메웠더니...'유연한 고분자 반도체' 탄생!

(내외방송=정지원 과학전문 기자) 반도체 막과 전기 회로판 사이에 새로운 판을 끼워넣어 유연성을 높이는 기술이 개발돼 앞으로 차세대 반도체로서 활발히 사용될 것으로 예상된다.

KAIST(한국과학기술원) 강지형 신소재공학과 교수와 문재완 미국 버클리대학교 박사, 제난 바오 미국 스탠퍼드대학교 교수 공동 연구팀(이하 연구팀)이 고분자 반도체와 회로기판의 경계면을 개선하는 새로운 계면 개질법을 개발했다.

26일 KAIST에 따르면 연구팀의 이번 개발은 고성능 스트레처블(늘어나고 유연한) 고분자(거대한 분자들 1만개 이상으로 이뤄진 화합물) 반도체가 구현된 것이다.

고분자 반도체는 탄소를 기반으로 구성돼 있어 낮은 가격 등 여러 가지 장점으로 차세대 반도체 재료로 주목받고 있다.

고분자 반도체는 쉽게 깨진다는 문제점이 있어 이를 개선하기 위한 다양한 연구가 진행됐지만, 적합한 분자 구조를 찾는 데 많은 시간이 걸리는 등 어려움이 있었다.

연구팀은 기판(전기 회로판)과 고분자 반도체 사이의 경계면을 변형시키는 새로운 방법을 제시했다.

이 방법을 사용했더니 고분자 반도체는 전기적 성질을 잃지 않으면서 물질의 특성이 크게 개선됐다.

반도체 막과 기판 사이 경계면에 새로운 고분자층을 도입해 강한 결합력을 띠게 했다.

이로 인해 두 층이 벗겨지는 등 손상을 효과적으로 막을 수 있었다.

경계면 변형률 최대110%에서도 눈에 띄는 균열은 발견되지 않았다.

이는 30% 변형률에서 상당한 균열이 발생했던 것에 비하면 획기적인 발전이다.

강 교수는 "이번에 개발된 계면 공학법은 빠르게 성장하고 있는 유연 소자 시장에서 게임 체인저(상황을 완전히 바꿔놓는 아이디어나 사건)가 될 것으로 기대된다"고 말했다.

한편, 이 연구는 한국연구재단 등의 지원을 받아 수행됐으며 나노 재료 분야 국제학술지인 '네이처 나노테크놀로지(Nature Nanotechnology)'에 지난 10일 온라인판에 게재됐다(논문명: Tough interface-enabled strectchable ecetronics using non-stretchable polymer semiconductors and conductors).